目录

  • 1 数字电路中的数和编码
    • 1.1 十进制数的二进制编码
      • 1.1.1 有权码和无权码
    • 1.2 格雷码
      • 1.2.1 8421BCD码的运算
    • 1.3 用补码表示负数
  • 2 数字逻辑基础
    • 2.1 逻辑变量和逻辑系统
      • 2.1.1 基本逻辑运算
      • 2.1.2 布尔代数公理及其他常用逻辑运算
      • 2.1.3 真值表
    • 2.2 逻辑代数的基本定律
      • 2.2.1 布尔代数的常用公式
      • 2.2.2 布尔代数的三个规则
    • 2.3 逻辑函数的标准表达式
      • 2.3.1 逻辑函数的最小项表达式
      • 2.3.2 逻辑函数的最大项表达式
      • 2.3.3 最小项表达式和最大项表达式的关系
      • 2.3.4 非标准表达式到标准表达式的转换
      • 2.3.5 任意项及其表示
    • 2.4 代数法化简逻辑函数
    • 2.5 卡诺图法化简逻辑函数
      • 2.5.1 逻辑函数的卡诺图表示
      • 2.5.2 卡诺图化简的步骤及举例
  • 3 组合逻辑电路
    • 3.1 组合逻辑电路的特点
    • 3.2 组合逻辑电路的分析
      • 3.2.1 组合逻辑电路的分析步骤
      • 3.2.2 组合逻辑电路分析举例
    • 3.3 组合逻辑电路的设计
      • 3.3.1 组合逻辑电路的设计步骤
      • 3.3.2 组合逻辑电路的实现方式
      • 3.3.3 组合逻辑电路设计举例
    • 3.4 中规模组合逻辑电路
      • 3.4.1 加法器和减法器
      • 3.4.2 编码器
      • 3.4.3 译码器
      • 3.4.4 数据选择器
      • 3.4.5 数值比较器
    • 3.5 中规模组合电路用于逻辑设计
      • 3.5.1 译码电路用作函数发生器
      • 3.5.2 用数据选择器作函数发生器
      • 3.5.3 用全加器作为数码转化器
    • 3.6 组合逻辑电路的竞争与冒险
      • 3.6.1 冒险的分类
      • 3.6.2 冒险的识别和消除
  • 4 集成触发器
    • 4.1 时序逻辑电路的特点
    • 4.2 触发器的基本特性
    • 4.3 触发器的记忆作用
    • 4.4 电位型触发器
      • 4.4.1 基本RS触发器
      • 4.4.2 可控RS触发器
      • 4.4.3 其他可控触发器
      • 4.4.4 可控电位型触发器的局限性
      • 4.4.5 电位型触发器的应用:锁存器
    • 4.5 钟控型触发器
      • 4.5.1 主从触发器
      • 4.5.2 边沿触发器
    • 4.6 触发器的逻辑符号
    • 4.7 CMOS触发器
      • 4.7.1 带使能端D触发器
      • 4.7.2 CMOS主从D触发器
      • 4.7.3 CMOS JK触发器
    • 4.8 触发器的转换
    • 4.9 集成触发器的时间参数
    • 4.10 钟控触发器构成的常用时序电路
      • 4.10.1 寄存器
      • 4.10.2 移位寄存器
      • 4.10.3 计数器
  • 5 时序逻辑电路
    • 5.1 时序电路的分类和描述
      • 5.1.1 时序电路的分类
      • 5.1.2 时序电路的描述
    • 5.2 同步时序电路的分析
      • 5.2.1 同步时序电路的一般框图
      • 5.2.2 序列信号发生器
    • 5.3 移位寄存器构成的时序电路
      • 5.3.1 环形计数器
      • 5.3.2 扭环形计数器
    • 5.4 常用时序电路的设计
      • 5.4.1 计数器的设计
      • 5.4.2 序列信号发生器的设计
      • 5.4.3 M序列发生器
    • 5.5 异步计数器
    • 5.6 中规模时序集成电路
      • 5.6.1 中规模同步计数器
      • 5.6.2 中规模计数器的应用
      • 5.6.3 中规模计数器的级联
      • 5.6.4 中规模移位寄存器
    • 5.7 计数器用于逻辑设计
    • 5.8 一般时序电路的分析
      • 5.8.1 一般时序电路的分析过程和特点举例
    • 5.9 一般时序电路的设计
      • 5.9.1 状态表的建立
      • 5.9.2 状态表的简化
      • 5.9.3 状态分配
  • 6 大规模数字集成电路
    • 6.1 大规模数字集成电路的概述
    • 6.2 存储器
      • 6.2.1 存储器的分类
      • 6.2.2 ROM作为逻辑器件
      • 6.2.3 存储器容量的扩展
    • 6.3 可编程逻辑阵列
    • 6.4 可编程阵列逻辑
    • 6.5 通用阵列逻辑
    • 6.6 复杂可编程逻辑器件
    • 6.7 现场可编程门阵列
    • 6.8 CPLD和FPGA的比较
大规模数字集成电路的概述


超大规模集成电路 IT产业风云

事件介绍

1970年,美国IBM公司将采用大规模集成电路的大型计算机370系列投放市场。这一举动使日本计算机界顿时气氛异常紧张。

FS(未来系统)作为370系列的下一代产品,将以划时代的设计思想为指导,采用超大规模集成电路芯片制作而成。该产品计划于70年代后半期实现商品化。提起IBM,不愧为当时世界计算机领域的巨人,它占有全球计算机市场份额的70%。日本国内的计算机厂家决不是IBM的对手。

对日本的影响

FS一旦出台,日本厂家必将受到难以承受的打击。为了领先开发出下一代大型计算机用的超大规模集成电路,1976年3月世界上罕见的官民一体化研发机构——超大规模集成电路技术研究组合诞生了。

该组合由日本通产省和五大半导体计算机企业组成。该项目的开发,需投入3000亿日元的巨资。业界试图得到1500亿的政府资助,但未能如愿。尽管已故的桥木登美三郎这位自民党信息产业议员联盟会长做了多方努力,仍未能改变政府的决定,最后政府的实际投资仅有300亿日元。国家资助如此之少,使来自各企业的研究人员产生了不满情绪。同时,一种背水一战的悲壮感也油然而生。

富士通公司的福安美一直率地说:“当时,大家都有一种被公司遗弃的感觉,而且并未料到竟然研制出向IBM挑战的产品。”研究组合中这些临时拼凑的人马,开始时各行其道,重要事情只与本公司同来的人交谈。大规模集成电路计算机。甚至出现了在其它公司研究室和本公司研究室之间设置路障的现象。这种互不沟通、互相戒备的局面,使当时的开发气氛十分紧张。

前进的道路并不平坦,正当日本半导体产业犹如日中天之时,PC市场的疾速扩大使需求结构发生了重大变化。1993年,美国依靠微处理器优势,再一次逆转了世界市场的份额。日本方面由于一味地追求微细加工技术,招致了设备投资过大、资本回收恶化的后果。也正是在这一时期,韩国、台湾等发展中国家和地区也开足了马力,进军半导体领域。被誉为"半导体之神"的东芝现常务顾问川西刚指出,为了确保21世纪世界市场的主导权必须采取革命性措施提高生产率,解决投入与回收之间存在的问题。

发展方向

20世纪90年代,电脑向“智能”方向发展,制造出与人脑相似的电脑,可以进行思维、学习、记忆、网络通信等工作。 进入21世纪,电脑更是笔记本化、微型化和专业化,每秒运算速度超过100万次,不但操作简易、价格便宜,而且可以代替人们的部分脑力劳动,甚至在某些方面扩展了人的智能。于是,今天的微型电子计算机就被形象地称做电脑了。