目录

  • 1 数字电路中的数和编码
    • 1.1 十进制数的二进制编码
      • 1.1.1 有权码和无权码
    • 1.2 格雷码
      • 1.2.1 8421BCD码的运算
    • 1.3 用补码表示负数
  • 2 数字逻辑基础
    • 2.1 逻辑变量和逻辑系统
      • 2.1.1 基本逻辑运算
      • 2.1.2 布尔代数公理及其他常用逻辑运算
      • 2.1.3 真值表
    • 2.2 逻辑代数的基本定律
      • 2.2.1 布尔代数的常用公式
      • 2.2.2 布尔代数的三个规则
    • 2.3 逻辑函数的标准表达式
      • 2.3.1 逻辑函数的最小项表达式
      • 2.3.2 逻辑函数的最大项表达式
      • 2.3.3 最小项表达式和最大项表达式的关系
      • 2.3.4 非标准表达式到标准表达式的转换
      • 2.3.5 任意项及其表示
    • 2.4 代数法化简逻辑函数
    • 2.5 卡诺图法化简逻辑函数
      • 2.5.1 逻辑函数的卡诺图表示
      • 2.5.2 卡诺图化简的步骤及举例
  • 3 组合逻辑电路
    • 3.1 组合逻辑电路的特点
    • 3.2 组合逻辑电路的分析
      • 3.2.1 组合逻辑电路的分析步骤
      • 3.2.2 组合逻辑电路分析举例
    • 3.3 组合逻辑电路的设计
      • 3.3.1 组合逻辑电路的设计步骤
      • 3.3.2 组合逻辑电路的实现方式
      • 3.3.3 组合逻辑电路设计举例
    • 3.4 中规模组合逻辑电路
      • 3.4.1 加法器和减法器
      • 3.4.2 编码器
      • 3.4.3 译码器
      • 3.4.4 数据选择器
      • 3.4.5 数值比较器
    • 3.5 中规模组合电路用于逻辑设计
      • 3.5.1 译码电路用作函数发生器
      • 3.5.2 用数据选择器作函数发生器
      • 3.5.3 用全加器作为数码转化器
    • 3.6 组合逻辑电路的竞争与冒险
      • 3.6.1 冒险的分类
      • 3.6.2 冒险的识别和消除
  • 4 集成触发器
    • 4.1 时序逻辑电路的特点
    • 4.2 触发器的基本特性
    • 4.3 触发器的记忆作用
    • 4.4 电位型触发器
      • 4.4.1 基本RS触发器
      • 4.4.2 可控RS触发器
      • 4.4.3 其他可控触发器
      • 4.4.4 可控电位型触发器的局限性
      • 4.4.5 电位型触发器的应用:锁存器
    • 4.5 钟控型触发器
      • 4.5.1 主从触发器
      • 4.5.2 边沿触发器
    • 4.6 触发器的逻辑符号
    • 4.7 CMOS触发器
      • 4.7.1 带使能端D触发器
      • 4.7.2 CMOS主从D触发器
      • 4.7.3 CMOS JK触发器
    • 4.8 触发器的转换
    • 4.9 集成触发器的时间参数
    • 4.10 钟控触发器构成的常用时序电路
      • 4.10.1 寄存器
      • 4.10.2 移位寄存器
      • 4.10.3 计数器
  • 5 时序逻辑电路
    • 5.1 时序电路的分类和描述
      • 5.1.1 时序电路的分类
      • 5.1.2 时序电路的描述
    • 5.2 同步时序电路的分析
      • 5.2.1 同步时序电路的一般框图
      • 5.2.2 序列信号发生器
    • 5.3 移位寄存器构成的时序电路
      • 5.3.1 环形计数器
      • 5.3.2 扭环形计数器
    • 5.4 常用时序电路的设计
      • 5.4.1 计数器的设计
      • 5.4.2 序列信号发生器的设计
      • 5.4.3 M序列发生器
    • 5.5 异步计数器
    • 5.6 中规模时序集成电路
      • 5.6.1 中规模同步计数器
      • 5.6.2 中规模计数器的应用
      • 5.6.3 中规模计数器的级联
      • 5.6.4 中规模移位寄存器
    • 5.7 计数器用于逻辑设计
    • 5.8 一般时序电路的分析
      • 5.8.1 一般时序电路的分析过程和特点举例
    • 5.9 一般时序电路的设计
      • 5.9.1 状态表的建立
      • 5.9.2 状态表的简化
      • 5.9.3 状态分配
  • 6 大规模数字集成电路
    • 6.1 大规模数字集成电路的概述
    • 6.2 存储器
      • 6.2.1 存储器的分类
      • 6.2.2 ROM作为逻辑器件
      • 6.2.3 存储器容量的扩展
    • 6.3 可编程逻辑阵列
    • 6.4 可编程阵列逻辑
    • 6.5 通用阵列逻辑
    • 6.6 复杂可编程逻辑器件
    • 6.7 现场可编程门阵列
    • 6.8 CPLD和FPGA的比较
现场可编程门阵列

FPLA (Fair Packaging and Labeling Act)公平包装和标签法

公平包装和标签法( fpla或行为) ,于1967年制定,指示联邦贸易委员会和美国食品和药物管理局发出的规例规定所有的“消费商品”的标示披露的净含量,商品的身份,并将其命名为和营业地点的该产品的制造商,封隔器,或经销商。 该法授权的其他规例在必要时,以防止消费者的欺骗(或以方便值比较)方面的说明材料,填补疲弱的软件包,使用“美分小康”或更低的价格标签,或表征封装尺寸。 办公室度量衡的国家标准和技术研究所,美国商业部,是受权促进,以最大可行的最大范围内的统一性,在州政府和联邦政府管理的标记消费商品。

基本要求: 

fpla要求每个包家庭“消费商品” ,即包括在覆盖的fpla承受的标签上,其中有:一份声明中确定的商品,例如,洗涤剂,海绵等;名称和营业地点的制造商,封隔器,或经销商;以及净数量的内容而言,有份量,措施,或数值计数(测量必须在这两个公制和英寸/磅单位)。

FPLA(Fur Products Labeling Act) 裘皮制品标签法

如果您制造,进口或出售毛皮服装,您必须遵守标签的要求下,裘皮制品标签法(FPLA)。服装标签,让消费者购买的重要信息。消费者承担这方面的资料是准确和真实。

皮草标签的要求:

裘皮制品-服装无论是全部或部分与毛皮-必须有一个标签披露,即动物的名称,根据该裘皮制品的名称为指导。

该人的姓名或注册的识别号码( Rn )中的制造商,进口商或其他卖方,营销或分销商的毛皮。原产国进口裘皮制品 (包括原产国进口的皮草制成裘皮制品在美国) 。如果毛皮是指出,色织,漂白,或人为色。如果毛皮产品组成的全部或相当部分( 10 %以上的表面积)件 ,如爪子,尾巴,肚子,两岸,两翼,鳃,耳朵,喉咙,元首,签名,或废物的毛皮。

如果毛皮是用或损坏:纺织或羊毛的内容,产品,以及原产国和制造商或经销商的身份,纺织或羊毛的组成部分。